Основой программных средств функционально-логического моделирования является алгоритмы логико-временного анализа (ЛВА), моделирование неисправностей (МН) и используемая библиотека моделей блоков или компонентов цифровой ИС. В данной работе автором предложен ускоренный алгоритм моделирования неисправностей, а также расширенна библиотека моделей блоков ИС. Касаясь библиотеки компонентов моделей цифровых ИС можно сказать, что она расширена введением в сеть логических элементов, представленных на транзисторном уровне, что позволило большему выявлению неисправностей. То есть удалось заложить основу универсальности и возможности управления основными параметрами моделирования - точностью результатов и темпом их получения.С этой же целью элементы ЦС представляются как структурными, так и функциональными моделями. В базис моделирования включен достаточный и необходимый набор простейших логических элементов (в том числе и на транзисторном уровне), а также разработанные функциональные модели (базовых вентилей, регистров, булевых выражений, ПЛМ, ПЗУ, микропроцессоров) и наиболее распространенных микросхем (базис ТЭЗов). На основе данной библиотеки и созданных инструментальных средств можно легко создать другие модели.Для решения основных задач ФЛМ достаточно использование трехзначного алфавита моделирования (1, 0, X), однако, на самом низком уровне моделирования предложено использовать 13-значный алфавит,который обеспечивает достаточную точность. В то же время пользователю представлена возможность управлять заданием алфавита моделирования.Рассматривая моделирование неисправностей,  можно сказать, что основная идея алгоритма ускоренного моделирования неисправностей заключается в определении параметров наблюдаемости линий схемы по результатам исправного моделирования анализируемого тест-вектора и диагностирования выявленных неисправностей по рассчитанным параметрам.Процесс моделирования неисправностей в предлагаемом алгоритме можно условно разделить на несколько этапов.Первый этап - моделирование исправной схемы. Моделирование исправной схемы может осуществляться любым известным способом с учетом задержек на элементах.Второй этап - нахождение по данным исправного моделирования тестируемых неисправностей.